LRT1567 型单片双通道 1Mbps 1553 总线收发器

产品特性

- 符合 MIL-STD-1553A&B 协议
- 低功耗待机的 BCD 工艺
- 最大功耗小于 1.0W
- 采用 DIP 和 CSOP 封装
- 工作温度范围：-55℃~125℃

产品概述

LRT1567 是一款满足 MIL-STD-1553 技术协议的双通道低功耗 BCD 总线收发器。

每个通道的发送模块将兼容互补 CMOS/TTL 电平的双相曼彻斯特-II 型码转换成对应的驱动总线隔离变压器的差分模拟输出信号。每个通道的发送模块具有独立的控制信号。

每个通道的接收模块把从总线上接收到的差分模拟信号转换为两路差分数字信号（兼容互补 CMOS/TTL 电平的曼彻斯特-II 型码），供 1553 总线控制器中协议处理芯片进行信号处理。每个通道的接收器模块都有独立的控制信号，可强制接收器的输出逻辑为 0。

为了满足电路小型化的封装需求，发送模块的输出端与接收模块的输入端连接，使得每个通道的收发器仅通过两个引脚连接至耦合变压器。

绝对最大额定参数

电源电压（V_{DDA}、V_{DDB}）	-0.3V～7V
数字输入电压范围（V_{IN}）	-0.3V～5.5V
接收器差分输入电压（V_{ID}）	10Vp-p
驱动峰值输出电流（I_{OMAX}）	1A
25℃下电源功耗（P_D）	1W
陶瓷 DIP 封装，温度升高对应功耗降低的要求	7mW/℃
热阻（θ_{JA}）	62℃/W
贮存温度（T_{stg}）	-65℃～150℃
引线耐焊接温度(T_h)(10s)	300℃
结温(T_j)	175℃
静电放电敏感度（ESDS）	2000V

推荐工作条件

电源电压(V_{DDA}、V_{DDB})	5V±0.25V
数字输入电压范围（V_{IN}）	0V～5V
接收器差分输入电压（V_{ID}）	0～9Vp-p
工作温度范围(T_A)	-55℃~125℃

电参数表

除另有规定外，测试条件如下：–55℃≤T_A≤125℃。

特　　性		符号	测试条件 V_{DDA}=V_{DDB}=5.0V， -55℃≤T_A≤125℃	极限值		单位
				最小	最大	
功能		—	V_{DDA}=V_{DDB}=4.75V～5.25V, f=1MHz，波形符合图 1、2 的要求	—	—	—
总电源电流		I_{DD1}	一个通道，不发送	—	22	mA
		I_{DD2}	一个通道发送，50%占空比	—	340	mA
		I_{DD3}	一个通道发送，100%占空比	—	550	mA
功耗		P_{D1}	不发送	—	0.11	W
		P_{D2}	一个通道发送，100%占空比	—	0.95	W
输入高电平 [a]		V_{IH}	数字信号输入	2.0	—	V
输入低电平 [a]		V_{IL}	数字信号输入	—	0.8	V
输入高电平电流		I_{IH}	V_{IH}=4.9V，数字信号输入	-20	20	μA
输入低电平电流		I_{IL}	V_{IL}=0.1V，数字信号输入	-20	20	μA
输出高电平		V_{OH}	I_{OUT}=-0.4mA，数字信号输出	2.7	—	V
输出低电平		V_{OL}	I_{OUT}=4mA，数字信号输出	—	0.4	V
接收器						
输入电阻		R_{IN}	差分	20	—	kΩ
输入电平 [a]		V_{IN}	差分	—	9	V
输入共模电压 [a]		V_{ICM}		-5.0	5.0	V
阈值电压 [a]--变压器耦合	接收	V_{THD}	1MHz 正弦波 （在图 4 中 A_T 点测量）	0.86	14.0	V
	不接收	V_{THND}		—	0.20	V
接收延迟时间		t_{DR}	BUSA/B 或 $\overline{BUSA/B}$ 输入过零点到 RXA/B 或 $\overline{RXA/B}$	—	450	ns
接收使能延迟时间		t_{REN}	RXENA/B 信号上升沿或下降沿到 RXA/B 或 $\overline{RXA/B}$	—	75	ns

电参数表（续）

特　　性		符号	测试条件 V_{DDA}=V_{DDB}=5.0V， -55℃≤T_A≤125℃	极限值		单位
				最小	最大	
发送器						
输出电压	直接耦合	V_{OUT}	35Ω 负载（在图 3 中 A_D 点测量）	7.0	9.0	V
输出动态	直接耦合	V_{DYN}	35Ω 负载（在图 3 中 A_D 点测量）	-90	90	mV
失调电压	变压器耦合	V_{DYN}	70Ω 负载（在图 4 中 A_T 点测量）	-250	250	mV
输出电阻		R_{OUT}	差分，不发送	10	—	kΩ
发送延迟时间		t_{DT}	TXA/B 到 BUSA/B, $\overline{TXA/B}$ 到 $\overline{BUSA/B}$	—	150	ns
输出上升沿		t_r	35Ω 负载（在图 3 中 A_D 点测量）	—	300	ns
输出下降沿		t_f	35Ω 负载（在图 3 中 A_D 点测量）	—	300	ns
发送使能延迟时间		t_{DI-H}	禁止输出	—	100	ns
		t_{DI-L}	激活输出	—	150	ns
[a] 输入条件。						



图 1　发送器波形



图 2　接收器波形



图 3　直接耦合测试线路（电阻单位：Ω）



图 4　变压器耦合测试线路（电阻单位：Ω）

引脚描述



CSOP20 型陶瓷小外形外壳封装



DIP20 型双列直插外壳封装

引出端序号	符　号	功　能	描　述
1	V_{DDA}	电源	A 通道 5V 电源
2	BUSA	模拟输出	1553 总线 A 通道正端驱动信号
3	$\overline{BUSA}$	模拟输出	1553 总线 A 通道负端驱动信号
4	RXENA	数字输入	A 通道接收器使能控制端。当 RXENA 为低时，强制 RXA/ $\overline{RXA}$ 为低
5	GNDA	地	A 通道地信号线
6	V_{DDB}	电源	B 通道 5V 电源
7	BUSB	模拟输出	1553 总线 B 通道正端驱动信号
8	$\overline{BUSB}$	模拟输出	1553 总线 B 通道负端驱动信号
9	RXENB	数字输入	B 通道接收器使能控制端。当 RXENB 为低时，强制 RXB/ $\overline{RXB}$ 为低
10	GNDB	地	B 通道地信号线
11	$\overline{RXB}$	数字输出	B 通道接收器反相输出端
12	RXB	数字输出	B 通道接收器同相输出端
13	TXINHB	数字输入	B 通道发送器使能端。当 TXINHB 为高时，强制 BUSB/ $\overline{BUSB}$ 为低
14	TXB	数字输入	B 通道发送器同相数字输入端
15	$\overline{TXB}$	数字输入	B 通道发送器反相数字输入端
16	$\overline{RXA}$	数字输出	A 通道接收器反相输出端
17	RXA	数字输出	A 通道接收器同相输出端
18	TXINHA	数字输入	A 通道发送器使能端。当 TXINHA 为高时，强制 BUSA/ $\overline{BUSA}$ 为低
19	TXA	数字输入	A 通道发送器同相数字输入端
20	$\overline{TXA}$	数字输入	A 通道发送器反相数字输入端

电原理图



图 5 电路原理框图

功能描述

如图 5 所示，LRT1567 型 1553 总线收发器包含差分电压输入的发送器和差分电压输出的接收器，应用于 MIL-STD-1553A/B 数据总线。在数据传输过程中该电路产生梯形输出波形。

发送器

如图 1 所示，1553 总线控制器中协议处理芯片将要发送的差分数字信号发送到兼容互补 CMOS/TTL 电平的发送器的数据输入端（TXA/B 和 $\overline{\mathbf{TXA}}/\overline{\mathbf{B}}$ ）。发送器将接收到的双相曼彻斯特-II 型码转换成差分模拟输出信号由 BUSA/B 和 $\overline{\mathbf{BUSA}}/\overline{\mathbf{B}}$ 端输出。收发器可采用直接耦合或变压器耦合方式传输 MIL-STD-1553 数据。两种耦合方式都会在总线上产生峰峰值为 7.5V 电压。

当 TXA/B 和 $\overline{\mathbf{TXA}}/\overline{\mathbf{B}}$ 端逻辑状态相同时，自动禁止发送器发送并将输出端置为高阻状态。当 TXINHA/B 的输入端为逻辑 1 时，强制发送器输出端为高阻状态。

接收器

如图 2 所示，与发送器类似，在直接耦合或变压器耦合方式下，接收器通过相同的输入端口接收从 MIL-STD-1553 总线上传输来的双相差分信号。接收器的差分信号滤波后，通过阈值比较器转换为数字信号，最后由输出端（RXA/B 和 $\overline{\mathbf{RXA}}/\overline{\mathbf{B}}$ ）输出。当 MIL-STD-1553 总线为空闲态且 RXENA 或 RXENB 端为高电平时，RXA/B 端为逻辑 0。

当 RXENA 或 RXENB 端为低电平时，接收器的输出端将被强制为总线空闲状态（逻辑 0 状态）。

MIL-STD-1553 总线接口

直接耦合方式如图 3 所示，在收发器和总线之间采用 1:2.5 的隔离变压器和两个 55Ω 的隔离电阻组成。隔离变压器的中心抽头必须接地。

变压器耦合方式如图 4 所示，收发器连接至一个 1:1.79 的隔离变压器，隔离变压器顺次连接一个 1:1.4 的耦合变压器。变压器耦合方式还需要在耦合变压器和总线之间加两个阻值等于总线特征阻抗（Zo）75%的耦合电阻。

用于测量直接耦合和变压器耦合方式电气特性的测试电路如图 3 和图 4 所示。

典型应用

应用注意事项如下：

1) 发送使能 TXINH 低有效，当其为高时，发送器 BUS 正负输出均为高阻；
2) 发送器只有在 TX 正负输入差分信号时 BUS 正负输出差分模拟驱动信号，在 TX 正负输入相同信号（高低电平、变化信号）时 BUS 正负输出均为高阻；
3) 接收使能为高有效，当其为低时，接收器两路输出均为低；
4) 接收器只有在 BUS 正负输入差分信号时 RX 正负输出差分数字信号，在 BUS 正负输入相同信号（高低电平、变化信号）时 RX 正负输出均为低电平；
5) 两个通道电源和地需独立布线，当只用一个通道时，另外一个通道的所有管脚浮空（如果接电源和地，那么输入端就不能浮空）。
6) 强烈推荐在使用时关闭“间隙检查功能”，即配置寄存器 5 的第 8 位“GAP CHECK ENABLE”置‘0’。

封装信息

器件采用 CSOP20 型陶瓷小外形外壳和 DIP20 型双列直插外壳封装。

CSOP20 型陶瓷小外形外壳封装



尺寸符号	数值（mm）		
	最小	公称	最大
A	2.30	—	2.85
b_2	—	0.40	—
C	0.10	—	0.20
D	12.46	—	12.94
E	7.29	—	7.71
e	—	1.27	—
He	11.5	—	—

注：管壳背面标记为“▩▩▩▷”，其中“▷”为索引标记，标识管脚 1 的位置。

DIP20 型双列直插外壳封装



尺寸符号	数值（mm）		
	最小	公称	最大
A	—	—	5.1
A_1	0.51	—	—
b_1	0.35	—	0.59
c	0.20	—	0.36
e	—	2.54	—
e_1	—	7.62	—
L	3.50	—	4.40
D	—	—	25.40
Z	—	—	1.27