

## 产品特性

- 30ns 的最大访问时间
- 异步操作，质量等级：GJB597 B 级
- 通用数据输入输出接口
- 3.3V、1.8V 双电源供电
- 抗辐照能力
- 单粒子翻转概率优于  $1E-8$  Error/bit/Day（在 90% 最坏 GEO 轨道条件下）；
- 单粒子门锁阈值  $\geq 75$  MeV $\cdot$ cm<sup>2</sup>/mg；
- 辐射总剂量  $\geq 100K$  rad(Si)；
- 封装选项：36 线陶瓷扁平封装 FP36
- ESD 能力：抗静电电压  $\geq 2000V$ 。

## 产品概述

LCAM512K8ARH 是一款高性能 CMOS 静态 RAM，由 8 位 524288 字组成，兼容 AEROFLEX 公司的 UT8R512K8 型产品，可满足卫星/飞船等空间飞行器在轨计算机对高性能存取器的需求。

该产品写操作时，需要分别将片选信号  $\bar{E}1$  置低，E2 置高，并将写使能信号  $\bar{W}$  置低。然后 8 个数据端口（DQ1~DQ8）上的数据将会写到由地

址端口（A0~A18）确定的地址中。

该产品读操作时，需要将片选信号  $\bar{E}1$  和输出使能信号  $\bar{G}$  置低，而同时将写使能  $\bar{W}$  和片选 E2 置高，在此条件下，地址信号确定的位置中的数据将在数据端口读出。如果器件没有被选中（ $\bar{E}1$  为高或 E2 为低）或者输出使能信号无效（ $\bar{G}$  为高），则 8 个数据端口会处于高阻态。

# LCAM512K8ARH 型异步 4M SRAM

## 引脚描述




图 1 30ns SRAM 引脚分布

表 1 引出端定义表

符号	名称	符号	名称
A(18:0)	地址	$\bar{W}$	写使能
DQ(7:0)	数据输入/输出	$\bar{G}$	输出使能
$\bar{E}1$	芯片使能 1 (低电平有效)	VDD1	电源(1.8V)
E2	芯片使能 2 (高电平有效)	VDD2	电源(3.3V)
		VSS	接地

## 电原理图




图 2 电原理图

# LCAM512K8ARH 型异步 4M SRAM

## 电参数表

### 直流电参数

表 2 直流电参数表

特性	符号	测试条件 (除另有规定外: -55°C ≤ T <sub>A</sub> ≤ 125°C, V <sub>DD1</sub> =1.8V, V <sub>DD2</sub> =3.3V)	极限值		单位
			最小	最大	
输入高电平电压 <sup>a</sup>	V <sub>IH</sub>		2.4	-	V
输入低电平电压 <sup>a</sup>	V <sub>IL</sub>		-	0.8	V
输出高电平电压	V <sub>OH</sub>	I <sub>OH</sub> =-4mA	2.4	-	V
输出低电平电压	V <sub>OL</sub>	I <sub>OL</sub> =8mA	-	0.8	V
输入漏电流	I <sub>I</sub>	片选无效, V <sub>DD2</sub> =3.6V, V <sub>DD1</sub> =1.98V V <sub>IN</sub> =0V	-4	4	μA
		片选无效, V <sub>DD2</sub> =3.6V, V <sub>DD1</sub> =1.98V V <sub>IN</sub> =3.6V	-4	4	
电源电流	I <sub>DD1.8</sub>	片选有效, V <sub>DD2</sub> =3.6V, V <sub>DD1</sub> =1.98V f <sub>MAX</sub> =33MHz	-	60	mA
	I <sub>DD3.3</sub>	片选有效, V <sub>DD2</sub> =3.6V, V <sub>DD1</sub> =1.98V f <sub>MAX</sub> =33MHz	-	20	
睡眠电流	I <sub>SB1.8</sub>	片选无效, V <sub>DD2</sub> =3.6V, V <sub>DD1</sub> =1.98V V <sub>IN</sub> =0V	-	5	mA
		片选无效, V <sub>DD2</sub> =3.6V, V <sub>DD1</sub> =1.98V V <sub>IN</sub> =3.6V		5	
	I <sub>SB3.3</sub>	片选无效, V <sub>DD2</sub> =3.6V, V <sub>DD1</sub> =1.98V V <sub>IN</sub> =0V	-	2	mA
		片选无效, V <sub>DD2</sub> =3.6V, V <sub>DD1</sub> =1.98V V <sub>IN</sub> =3.6V		2	

<sup>a</sup> 只作为测试条件, 不必测试。


# LCAM512K8ARH 型异步 4M SRAM

## 读操作


表 3 读操作特性表

参数	符号	条件 (除另有规定外: -55°C ≤ T <sub>A</sub> ≤ 125°C, V <sub>DD1</sub> =1.8V, V <sub>DD2</sub> =3.3V)	极限值		单位
			最小	最大	
地址控制读周期	t <sub>AVAV</sub>	图 3a		30	ns
地址控制读取时间	t <sub>AVQV</sub>	图 3a		30	ns
输出保持时间	t <sub>AXQX</sub>	图 3a		20	ns
片选控制输出使能时间	t <sub>ETQX</sub>	图 3b		10	ns
片选控制读取时间 <sup>a</sup>	t <sub>ETQV</sub>	图 3b		30	ns
片选控制输出三态时间(高到高阻) <sup>a</sup>	t <sub>EFQZ</sub>	图 3b	1		ns
片选无效时间	t <sub>ESET</sub>	图 3b		3	ns
$\overline{G}$ 控制输出使能时间 <sup>a</sup>	t <sub>GLQX</sub>	图 3c		5	ns
$\overline{G}$ 控制有效输出使能时间	t <sub>GLQV</sub>	图 3c	1		ns
$\overline{G}$ 控制输出三态时间 <sup>a</sup>	t <sub>GHQZ</sub>	图 3c	1		ns

<sup>a</sup> 此项参数测试条件为在各个数据输出端分别接 50Ω 电阻, 然后接至 1.65V 电平。




a 读操作 1



b 读操作 2

# LCAM512K8ARH 型异步 4M SRAM



c 读操作 3  
图 3 读操作

## 读周期

当  $\bar{w}$  和 E2 输入电平高于  $V_{IH}(\min)$ 、 $\bar{E1}$  输入电平低于  $V_{IL}(\max)$  时，进入读周期。读访问时间指芯片使能、输出使能或有效地址三个信号最晚有效的时间到有效数据输出。

读操作 1，地址控制读操作（如图 3a 所示），当芯片使能有效， $\bar{G}$  为低电平、 $\bar{w}$  为高电平时，一个地址输入的变化将启动地址访问。当满足指定的  $t_{AVQV}$  后，有效数据出现在数据端口 DQ（7:0）上。在整个周期内输出数据保持有效状态。

读操作 2，芯片使能控制读操作（如图 3b 所示）当  $\bar{G}$  为低电平、 $\bar{w}$  为高电平时，地址在整个周期保持稳定， $\bar{E1}$  和 E2 由无效变为有效时触发读操作。当满足  $t_{ETQV}$  规定的要求时，输入地址 A(18:0) 译码完成后数据在输出端口被读出。

读操作 3， $\bar{G}$  信号按照图 3C 时序操作， $\bar{E1}$ ，E2， $\bar{w}$  信号满足读操作 1 或者读操作 2 要求。


## 写操作

表 4 写操作特性表


参数	符号	条件 (除另有规定外: $-55^{\circ}\text{C} \leq T_A \leq 125^{\circ}\text{C}$ , $V_{DD1}=1.8\text{V}$ , $V_{DD2}=3.3\text{V}$ )	极限值		单位
			最小	最大	
写周期	$t_{AVAV}$	图 4a, 4b		30	ns
片选使能脉冲宽度	$t_{ETWH}$	图 4a		24	ns
片选 ( $\bar{E1}/E2$ ) 控制写操作, 地址信号建立时间	$t_{AVET}$	图 4b		0	ns
$\bar{W}$ 控制写操作, 地址信号建立时间	$t_{AVWL}$	图 4a		0	ns

# LCAM512K8ARH 型异步 4M SRAM

$\overline{W}$ 控制写操作的脉冲宽度	$t_{WLWH}$	图 4a		24	ns
$\overline{W}$ 控制写操作, 地址信号保持时间	$t_{WHAX}$	图 4a		6	ns
片选 ( $\overline{E1}/E2$ ) 控制写操作, 地址信号保持时间	$t_{EFAX}$	图 4b		6	ns
$\overline{W}$ 控制写操作高阻态时间	$t_{WLQZ}$	图 4a	1		ns
$\overline{W}$ 控制输出使能时间	$t_{WHQX}$	图 4a		10	ns
片选 ( $\overline{E1}/E2$ ) 控制写操作的脉冲宽度	$t_{ETEF}$	图 4b		24	ns
数据建立时间	$t_{DVWH}$	图 4a		16	ns
数据保持时间	$t_{WHDX}$	图 4a		6	ns
片选 ( $\overline{E1}/E2$ ) 控制写操作的 $\overline{W}$ 脉冲宽度	$t_{WLEF}$	图 4b		24	ns
数据建立时间	$t_{DVEF}$	图 4b		16	ns
数据保持时间	$t_{EFDX}$	图 4b		6	ns
地址有效到写操作结束时间	$t_{AVWH}$	图 4a		24	ns
写操作 ( $\overline{W}$ ) 无效时间	$t_{WHWL}$	图 4a		6	ns



a 写操作 1



b 写操作 2

图 4 写操作

## 写周期

当 E2 输入电平高于  $V_{IH}(\min)$ 、 $\bar{W}$  和  $\bar{E1}$  输入电平低于  $V_{IL}(\max)$  时，进入写周期。在整个写周期中  $\bar{G}$  可以为任意电平。当  $\bar{G}$  大于  $V_{IH}(\min)$  或者  $\bar{W}$  小于  $V_{IL}(\max)$  时，输出将被设置为高阻状态。

写操作 1：写使能控制写操作（如图 4a 所示），当  $\bar{E1}$  和 E2 都有效时， $\bar{W}$  由高变为低时，写操作开始。 $\bar{W}$  脉冲宽度为  $t_{WLWH}$ ， $\bar{E1}$  或 E2 脉冲宽度为  $t_{ETWH}$ 。如果数据输出之前  $\bar{G}$  没有将输出置为高阻状态，用户必须等待  $t_{WLQZ}$  后数据才能写入到数据端 DQ(7:0)，以免总线竞争。

写操作 2：片选控制写操作（如图 4b 所示），当  $\bar{W}$  为低电平时， $\bar{E1}$  和 E2 同时有效触发的写操作。 $\bar{W}$  脉冲宽度定义为  $t_{WLEF}$ ， $\bar{E1}$  或者 E2 脉动宽度定义为  $t_{ETEF}$ 。如果数据输出之前  $\bar{G}$  没有将输出置为高阻状态，用户必须等待  $t_{WLQZ}$  后数据才能写入到数据端 DQ(7:0)，以免总线竞争。

## 绝对最大额定值

表 5 绝对最大额定值

项 目	符号	数 值		单 位
		最小	最大	
电源电压	$V_{DD2}$	-0.3	3.8	V
电源电压	$V_{DD1}$	-0.3	2.1	V
存储温度	$T_{stg}$	-65	150	°C
结温	$T_j$		175	°C

## 推荐工作条件

表 6 推荐工作条件

项 目	符号	数 值		单 位
		最小	最大	
电源电压	IO $V_{DD2}$	3	3.6	V
电源电压	CORE $V_{DD1}$	1.62	1.98	V
输入高电平电压	$V_{IH}$	2.4	$V_{DD2}$	V
输入低电平电压	$V_{IL}$	-0.3	0.8	V
工作环境温度	$T_A$	-55	125	°C

## 典型应用

(1) 单片使用，为电路提供外部存储单元


(2) 利用多片电路进行存储器容量扩展

a) 位扩展方式

通过将多片芯片以位扩展的方式连接，组合成位数更多的存储器。位扩展连接方式如下图 a 所示。


b) 字扩展方式

通过将多片芯片以字扩展的方式连接，组合成字数更多的存储器。字扩展连接方式如图 b 所示。



a 存储器位扩展连接图





b 存储器字扩展连接图  
图 5 LCAM512K8ARH 典型应用连接图

## 器件操作方式

该 LCAM512K8ARH 有四个控制输入：芯片使能 1 ( $\overline{E1}$ )，芯片使能 2 ( $E2$ )，写使能 ( $\overline{W}$ )，和输出使能 ( $\overline{G}$ )。19 个地址输入 A (18:0) 和八个双向的数据线 DQ (7: 0)。 $\overline{E1}$  和  $E2$  控制器件是否被选择。 $\overline{E1}$  和  $E2$  有效时，导致  $I_{DD}$  上升到工作模式并且解码 19 位的地址输入从内存 524288 字中选择一个字。 $\overline{W}$  控制读写操作。在读周期期间， $\overline{G}$  必须保持输出使能。

表 7 设备操作真值表

$\overline{G}$	$\overline{W}$	E2	$\overline{E1}$	I/O 模式	模式
X	X	X	1	高阻	未选上
X	X	0	X	高阻	未选上
X	0	1	0	数据输入	写
1	1	1	0	高阻	读 <sup>2</sup>
0	1	1	0	数据输出	读

注：

1. “X”为任意电平。
2. 器件工作，输出禁止。

# LCAM512K8ARH 型异步 4M SRAM

## 外形尺寸

器件封装形式为 36 线陶瓷扁平封装 (FP36)，外形尺寸如图所示：




图 6 FP36 外壳外形图