

# 一种基于预判机制的极化码译码算法及 VLSI 架构

杜高明, 胡国庆, 林 青, 张多利, 宋宇鲲, 欧阳一鸣

(合肥工业大学 电子科学与应用物理学院, 安徽 合肥 230601)

**摘 要:** 本文提出一种基于对数似然比的预判机制, 根据每层对数似然比符号直接判决分裂成“1”或者“0”和固定比特层直接分裂成已知比特, 旨在减少路径分裂以及通过直接继承上一层路径度量值的方式, 移除冗余的路径度量值计算. 基于该机制, 我们设计码长  $N=1024$ , 码率  $R=0.5$ , 列表宽度  $L=2$  的 VLSI 硬件架构. 实验结果表明, 其工作频率在 384 MHz 下, 能达到约 160 Mbps 的吞吐率, 延迟降低约 51%.

**关键词:** 极化码; 串行抵消列表; 预判机制; 减少路径分裂; 冗余计算

## A polar code decoding algorithm based on pre-judgment

### mechanism and its VLSI architecture

DU Gao-ming, HU Guo-qing, LIN Qing, ZHANG Duo-li,  
SONG Yu-kun, Ouyang Yi-ming

(School of Electronic Science & Applied Physics, Hefei University of Technology, Hefei 230601, China)

**Abstract:** This paper proposes a pre-judgment mechanism based on log-likelihood ratio, reducing redundant split for SCL (RRS-SCL). According to the log-likelihood ratio symbol decision of each layer, it is split into "1" or "0" and the fixed bit layer are directly split into known bits, which aims to reduce path splitting and remove redundant path metric calculations by directly inheriting the path metrics from the previous layer. Based on the scheme, we design RRS-SCL VLSI architecture with code length  $N=1024$ , the code rate  $R=0.5$ , and the list width  $L=2$ . The experimental results show that the throughput can be achieved at 160Mbps under 384MHz and delay is reduced by approximately 51%.

**Key words:** polar codes; SCL; pre-judgment mechanism; RRS-SCL; redundant calculation

**作者简介:**

杜高明 男, (1977-), 博士, 副教授, 硕士生导师. 研究方向为多核体系结构, 片上网络体系结构, 多核 NoC 性能分析.

胡国庆 (通讯作者) 男, (1994-), 硕士研究生. 研究方向为数字集成电路设计. E-mail: huguoqing@mail.hfut.edu.cn

林 青 男, (1991-), 硕士. 研究方向为数字集成电路设计.

宋宇鲲 男, (1975-), 博士, 副教授. 研究方向为面向数据密集与计算机密集应用的 SoC/MPSoC 体系结构与实现.

张多利 男, (1976-), 博士, 教授. 研究方向为多核处理器体系结构与设计方法、多媒体专用集成电路设计实现等.

欧阳一鸣 男, (1963-), 博士, 教授. 研究方向为片上网络 (NoC) 与片上系统 (SoC), 嵌入式系统的综合与测试, 数字系统设计自动化.